福建31选7要几个才是中奖:Verilog

在電子設計自動化行業中,Verilog是一種硬件描述語言,可以用它來對電子系統進行描述。Verilog是電氣電子工程師學會(IEEE)標準之一。

Verilog能夠在多種抽象級別對數字邏輯系統進行描述:既可以在開關級、邏輯門級進行描述,也可以在寄存器傳輸級對電路數據流、行為進行描述。除了對電路的邏輯功能進行描述,Verilog代碼還能夠被用于邏輯仿真、邏輯綜合,其中后者可以把寄存器傳輸級的Verilog代碼轉換為邏輯門級的網表,從而方便在現場可編程邏輯門陣列上實現硬件電路,或者讓硬件廠商制造具體的專用集成電路。設計人員還可以利用Verilog的擴展部分進行模擬電路和混合信號集成電路的設計。

Verilog相關文章更多>>

Verilog視頻更多>>

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
体彩福建31选7几个有奖 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
回頂部